基于PyRTL的AES-128时序侧信道脆弱性分析
硬件侧信道攻击对加密芯片的安全构成严重威胁。本文提出一种基于PyRTL的预硅验证方法,对AES-128加密电路进行时序分析,量化不同输入汉明权重与关键路径延迟的相关性。实验结果表明,在130nm工艺下,关键路径延迟与输入汉明权重的皮尔逊相关系数达到0.999997,证实了单周期AES实现存在明显的时序泄漏。进一步采用相关性能量分析(CPA)模拟,仅用50条功耗迹线即可成功恢复密钥字节。研究还初步评估了时序掩码防护的有效性。本研究为芯片设计早期的安全评估提供了轻量级、可量化的解决方案,对硬件安全设计与验证具有重要参考价值。